بسم الله الرحمن الرحیم

دانشگاه بین‌المللی امام خمینی (ره)

دانشکدهٔ فنی و مهندسی — گروه مهندسی کامپیوتر

گزارش کار آزمایشگاه مدار منطقی — آزمایش شمارهٔ ۲

طراحی و شبیه‌سازی مدار نیم جمع‌کننده و تمام جمع‌کننده با گیت‌های منطقی

نام دانشجو	هلن عارف	**شماره دانشجویی**	۴۰۴۶۱۲۷۰۰۱
نام دانشجو	محمد یکه فلاح	**شماره دانشجویی**	۴۰۴۶۱۲۷۰۲۳
انجام شده توسط	هلن عارف		
نام استاد	دکتر زهرا یعقوبی		

۱. هدف آزمایش

هدف از این آزمایش، طراحی، تحلیل و شبیه‌سازی مدار **نیم جمع‌کننده** و **تمام جمع‌کننده** با استفاده از گیت‌های منطقی XOR، AND و OR و بررسی عملکرد صحیح آن‌ها در جمع کردن بیت‌های باینری و تولید بیت حاصل‌جمع (Sum) و بیت نقلی (Carry) می‌باشد. در ادامه با اتصال دو نیم جمع‌کننده، یک تمام جمع‌کننده ساخته شده و صحت خروجی‌های آن در تمام حالات ورودی در محیط پروتئوس راستی‌آزمایی می‌شود.

۲. قطعات مورد نیاز

ردیف	نام قطعه	تعداد
۱	XOR_2 (گیت یا انحصاری دو ورودی)	۳
۲	AND_2 (گیت وای دو ورودی)	۳
۳	OR_2 (گیت یا دو ورودی)	۱
۴	Logic State (منطق ورودی)	۵
۵	Logic Probe (نشانگر خروجی)	۴

۳. تئوری آزمایش

۳-۱. نیم جمع‌کننده (Half Adder)

نیم جمع‌کننده ساده‌ترین مدار حسابی در سیستم دیجیتال است که وظیفهٔ جمع کردن دو بیت ورودی را بر عهده دارد. این مدار دو ورودی A و B و دو خروجی دارد: حاصل‌جمع S و بیت نقلی C. چون نیم جمع‌کننده بیت نقلی ورودی را در نظر نمی‌گیرد، تنها برای جمع دو بیت بدون توجه به نقلیِ مرحلهٔ قبل به کار می‌رود.

$$S = A \oplus B \quad ، \quad C = A \cdot B$$

بنابراین خروجی حاصل‌جمع با گیت XOR و بیت نقلی با گیت AND پیاده‌سازی می‌شود. در مدار شبیه‌سازی‌شده، گیت U1 (XOR) مقدار S و گیت U5 (AND) مقدار C را تولید می‌کند.

جدول صحت نیم جمع‌کننده

A	B	S حاصل‌جمع	C نقلی	A+B
0	0	0	0	00
0	1	1	0	01
1	0	1	0	01
1	1	0	1	10

مطابق جدول، تنها در حالتی که هر دو ورودی یک باشند، حاصل‌جمع صفر و بیت نقلی یک می‌شود؛ زیرا جمع ۱+۱ در باینری برابر ۱۰ است که رقم کم‌ارزش به S و رقم پرارزش به C منتقل می‌گردد.

۳-۲. تمام جمع‌کننده (Full Adder)

تمام جمع‌کننده مداری است که علاوه بر دو بیت ورودی A و B، بیت نقلی ورودی Cin را نیز با می‌گیرد و در نتیجه می‌تواند برای جمع چند بیت متوالی (زنجیره‌ای) به کار رود. این مدار دو خروجی دارد: حاصل‌جمع S و بیت نقلی خروجی Cout.

$$S = A \oplus B \oplus Cin$$

$$Cout = (A \cdot B) + (Cin \cdot (A \oplus B))$$

برای ساخت تمام جمع‌کننده از دو نیم جمع‌کننده و یک گیت OR استفاده می‌شود. در مدار شبیه‌سازی‌شده، گیت‌های U2 و U3 (XOR) حاصل‌جمع را می‌سازند، گیت‌های U6 و U7 (AND) جملات نقلی را تولید کرده و گیت U8 (OR) بیت نقلی نهایی Cout را به دست می‌دهد.

جدول صحت تمام جمع‌کننده

A	B	Cin	S حاصل‌جمع	Cout نقلی	A+B+Cin
0	0	0	0	0	0
0	0	1	1	0	1
0	1	0	1	0	1
0	1	1	0	1	10
1	0	0	1	0	1
1	0	1	0	1	10
1	1	0	0	1	10
1	1	1	1	1	11

در این جدول حاصل جمع سه بیت ورودی به صورت عدد باینری دو رقمی نمایش داده شده است؛ رقم کم‌ارزش همان S و رقم پرارزش همان Cout است.

۴. توضیح عملکرد مدار

۴-۱. عملکرد نیم جمع‌کننده

- ورودی‌های A و B هم‌زمان به گیت XOR (U1) و گیت AND (U5) داده می‌شوند.
- خروجی گیت XOR برابر حاصل‌جمع S است؛ یعنی وقتی دو ورودی متفاوت باشند S=1 و وقتی یکسان باشند S=0.
- خروجی گیت AND برابر بیت نقلی C است؛ تنها وقتی C=1 می‌شود که هر دو ورودی A و B برابر یک باشند.


۴-۲. عملکرد تمام جمع‌کننده

- در مرحلهٔ نخست گیت XOR اول (U2) جمع A و B را محاسبه می‌کند: $P = A \oplus B$.
- گیت XOR دوم (U3) مقدار P را با نقلی ورودی Cin جمع می‌کند و حاصل‌جمع نهایی S را تولید می‌نماید: $S = P \oplus Cin$.
- گیت AND اول (U6) شرط $A \cdot B$ و گیت AND دوم (U7) شرط $Cin \cdot (A \oplus B)$ را می‌سازد.
- گیت OR (U8) دو جملهٔ نقلی را ترکیب کرده و بیت نقلی خروجی Cout را به دست می‌دهد.
- بنابراین Cout هر زمان یک می‌شود که حداقل دو مورد از سه ورودی A، B و Cin برابر یک باشند.


> **نکته:** در تمام تصاویر شبیه‌سازی، نشانگرهای قرمز رنگ بیانگر منطق ۱ و نشانگرهای آبی/تیره بیانگر منطق ۰ هستند. با تغییر کلیدهای ورودی (Logic State) خروجی‌ها مطابق جدول صحت تغییر می‌کنند.

۵. شبیه‌سازی در محیط پروتئوس (Proteus)


در ادامه، مدار نیم جمع‌کننده (بخش بالا شامل گیت‌های U1 و U5) و مدار تمام جمع‌کننده (بخش پایین شامل گیت‌های U2، U3، U6، U7 و U8) در محیط پروتئوس شبیه‌سازی شده و خروجی‌ها برای حالات مختلف ورودی با جدول صحت مقایسه می‌گردند. در هر شکل، دو نشانگر سمت راست مربوط به S و C نیم جمع‌کننده و دو نشانگر سمت چپ مربوط به S و Cout تمام جمع‌کننده است.




شکل ۱




شکل ۲




شکل ۳




شکل ۴




شکل ۵



شکل ۶



شکل ۷



شکل ۸

۶. نتیجه‌گیری

در این آزمایش، مدارهای نیم جمع‌کننده و تمام جمع‌کننده با استفاده از گیت‌های منطقی XOR، AND و OR طراحی و در محیط پروتئوس شبیه‌سازی شدند. با اعمال ترکیب‌های مختلف به ورودی‌ها و مشاهدهٔ خروجی‌ها، تطابق کامل رفتار مدار با جدول صحت نظری تأیید گردید.

- نیم جمع‌کننده تنها دو ورودی را جمع می‌کند و بیت نقلی ورودی را پشتیبانی نمی‌نماید؛ به همین دلیل فقط برای جمع بیت کم‌ارزش مناسب است.
- تمام جمع‌کننده با در نظر گرفتن بیت نقلی ورودی، امکان جمع زنجیره‌ای بیت‌ها را فراهم می‌کند و پایهٔ ساخت جمع‌کننده‌های چندبیتی (مانند جمع‌کنندهٔ موازی) است.
- اتصال دو نیم جمع‌کننده به همراه یک گیت OR، ساده‌ترین روش پیاده‌سازی یک تمام جمع‌کننده است.

در مجموع، صحت عملکرد هر دو مدار در تمامی حالات ورودی مشاهده شد و هدف آزمایش به‌طور کامل محقق گردید.

پایان